/* 251. 16 bites címbusz, 1*32k+3*8k+2*1k (összesen 58k byte) memória */ module cd( input wire [15:0] A, output wire m11, output wire m21, output wire m22, output wire m23, output wire m31, output wire m32 ); wire e2, e3; dec1 d1( .s0(A[15]), .en_(1'b0), .q0_(m11), .q1_(e2) ); dec2 d2( .s0(A[13]), .s1(A[14]), .en_(e2), .q0_(m21), .q1_(m22), .q2_(m23), .q3_(e3) ); dec3 d3( .s0(A[10]), .s1(A[11]), .s2(A[12]), .en_(e3), .q0_(m31), .q1_(m32) ); endmodule