[DoACT Emblem] Miskolci Egyetem, Gépészmérnöki és Informatikai Kar
AUTOMATIZÁLÁSI ÉS INFOKOMMUNIKÁCIÓS INTÉZET
Cím: 3515 Miskolc, Egyetemváros
Tel: 46-565-140, 46-565-000/1776, 46-565-111/1776 Fax: 46-431-822
Email: gkautuni-miskolc.hu

-- --

Tematika

GEVAU559-B Programozható logikák

Előadás

  1. Bevezetés a Programozható Logikák tárgyhoz: Programozható logikák – a felhasználó által specifikált programozható eszközök csoportosítása és tervezési eszközei.
  2. FPGA (Field Programmable Gate Array – programozható logikai kapumátrix), SOC (System on chip – rendszer a csippen), MPSOC (több processzoros SOC) ACAP (Adaptive Computing Acceleration Platform)
  3. Tervezői környezet ismertetése. Vivado SOC; Algoritmusok strukturális és viselkedés leírása hardver leíró nyelvek (HDL) segítségével. VERILOG HDL és HLS (magas szintű szintézis – C, C++ párhuzamos megvalósítás) ismertetése, lehetőségei I.
  4. Tervezői környezet ismertetése. Vivado SOC; Algoritmusok strukturális és viselkedés leírása hardver leíró nyelvek (HDL) segítségével. VERILOG HDL és HLS (magas szintű szintézis – C, C++ párhuzamos megvalósítás) ismertetése, lehetőségei II.
  5. HDL programozási nyelvek struktúrája: típusok, kifejezések, minősítők, vezérlési szerkezetek, könyvtári függvények.
  6. FPGA (Field Programmable Gate Array – programozható logikai kapumátrix), SOC (System on chip – rendszer a csippen),
  7. SOC (System on chip – rendszer a csippen), MPSOC (több processzoros SOC)
  8. Esettanulmányok: lineáris algebra-mátrix szorzás, digitális képfeldolgozás-konvolúció szűrés, neurális hálózatok, szűrők, fuzzy algoritmusok.
  9. ARM processzor architektúra
  10. Szabványos perifériák illesztése az ARM sínrendszerhez
  11. Saját periféria létrehozása és illesztése az ARM sínrendszerhez
  12. Zárthelyi dolgozat
  13. Pótlások

Gyakorlat

  1. A Vivadó-Vitis-SDSOC keretrendszer megismerése.
  2. Egyszerű feladat HDL nyelven.
  3. Komplex feladat HDL nyelven I.
  4. Komplex feladat HDL nyelven II.
  5. Hardver fejlesztés C/C++ nyelven. HLS High Level Synthesis - Fejlesztés - egyszerű példa.
  6. Egyszerű feladat kidolgozása Vivado HLS-sel: PWM jelgenerálás.
  7. Bemutató gyakorlat: Lineáris interpoláció megvalósítása - ZED/Zybo eszközön.
  8. Vonalkövető robot robot tervezése - verseny feladat I.
  9. Vonalkövető robot robot tervezése - verseny feladat II.
  10. Vonalkövető robot robot tervezése - verseny feladat III.
  11. Vonalkövető robot robot tervezése - verseny feladat IV.
  12. Vonalkövető robot robot tervezése - verseny feladat V.
  13. Pótlás
  14. Pótlás

Félévközi követelmények,aláírás feltétele

Félév teljesítés feltétele


Copyright (c) Automatizálási és Infokommunikációs Intézet
Intranet